SystemVerilog入門 設計・仕様・検証のためのハードウェア記述言語 [ 篠塚 一也 ]の最安値と通販店（取扱店なし）

設計・仕様・検証のためのハードウェア記述言語 篠塚 一也 共立出版システムヴェリログニュウモン シノヅカ カズヤ 発行年月：2020年10月09日 予約締切日：2020年08月21日 ページ数：448p サイズ：単行本 ISBN：9784320124639 篠塚一也（シノズカカズヤ） 1972年名古屋大学理学研究科数学修士課程修了。現在、（有）アートグラフィックスEDA開発部アーキテクト。専門、言語設計、コンパイラ開発、RTL論理合成、SystemVerilog設計・検証ツール開発；クロッキングブロック；プロセス間の同期と交信；チェッカー；プログラム；インターフェース；パッケージ；モジュール；システムタスクとシステムファンクション；制約によるランダムスティミュラスの生成；SystemVerilogの検証機能；モデリングと検証；UVM概説；コンパイラディレクティブ；シミュレーション実行モデル（本データはこの書籍が刊行された当時に掲載されていたものです） 概要／設計および検証のためのビルディングブロック／データタイプ／メンバーで構成されるデータタイプ／クラス／プロセス／代入文／オペレータと式／実行文／タスクとファンクション〔ほか〕 本 科学・技術 工学 電気工学